摘要: 在铁路信号系统中,为有效减少铁路信号系统设备CPU资源占用率,设计一种基于DWC PCIE Core的数据发送与接收系统。该系统采用内嵌ARM Cortex-A9双核的FPGA开发板套件,利用FPGA的灵活性和可扩展性,采用可配置的PCIE硬核IP模块以及以太网硬核IP模块。该系统主要介绍Host PC与FPGA之间基于PCIE 2.0的DMA数据传输以及FPGA之间基于GMAC的以太网数据传输,通过PCIe总线、以太网基于DMA模块实现数据高速可靠传输。
中图分类号:
刘肖婷. 基于DWC PCIE Core的数据传输系统设计[J]. 铁路通信信号工程技术, 2024, 21(1): 26-29,46.
Liu Xiaoting. Design of Data Transmission System Based on DWC PCIE Core[J]. Railway Signalling & Communication Engineering, 2024, 21(1): 26-29,46.